——一种微米厚的集成层可有效扩散热量

当今惊人的计算能力正推动我们从人类智能迈向人工智能。随着机器功能日益强大，它们不再仅仅是工具，更成为塑造我们未来的决策者。

然而，强大的功能也带来了巨大的……热量！

当纳米级晶体管以千兆赫兹速度开关时，电子在电路中穿行，以热量的形式损失能量——当你感到笔记本电脑或手机烫手时，感受到的正是这种热量。随着芯片上集成的晶体管越来越多，有效散热的物理空间却越来越小。热量无法快速在硅片内扩散（扩散能显著提升散热效率），反而积聚形成热点，其温度可能比芯片其他部分高出数十度。这种极端高温会迫使系统限制CPU和GPU的性能，以避免芯片性能退化。

换句话说，始于小型化的追求已转变为一场对抗热能的战斗。这一挑战遍及所有电子设备领域。在计算领域，高性能处理器对功率密度的要求不断提高（新的英伟达B300 GPU服务器功耗将接近15千瓦）。在通信领域，数字和模拟系统都驱使晶体管提供更大功率，以产生更强信号和实现更快数据速率。在用于能量转换和分配的电力电子领域，效率的提升正受到热约束的限制。

低温下生长大晶粒多晶金刚石的能力催生了一种应对晶体管热问题的新方法。MOHAMADALI MALAKOUTIAN

与其让热量积聚，何不从一开始就在芯片内部将其扩散出去？——就像将一杯沸水倒入游泳池中稀释一样。扩散热量可以降低最关键器件和电路的温度，并让其他久经考验的冷却技术更有效地工作。为此，我们必须在集成电路内部、距离晶体管仅纳米之遥的地方，引入一种高导热性材料，且不能干扰晶体管任何精密而敏感的特性。于是，一种意想不到的材料登场了——金刚石。

从某些方面看，金刚石是理想材料。它是地球上导热性最好的材料之一——效率比铜高出数倍——同时它也是电绝缘体。然而，将其集成到芯片中却很棘手：直到最近，我们仅知道如何在超过1000°C、足以损坏电路的高温下生长它。

但我在斯坦福大学的研究团队完成了看似不可能的任务。我们现在可以在足够低的温度下，直接在半导体器件上生长一种适合扩散热量的金刚石，即使最精密先进芯片内部的互连线也能安然无恙。需要说明的是，这并非珠宝中见到的那种大单晶金刚石。我们的金刚石是一种多晶覆层，厚度仅几微米。

其潜在效益可能非常巨大。在我们最早的一些氮化镓射频晶体管中，添加金刚石覆层使器件温度降低了50°C以上。在更低的温度下，晶体管对X波段射频信号的放大能力达到了之前的五倍。我们认为我们的金刚石对于先进的CMOS芯片将更为重要。研究人员预测，未来的芯片制造技术可能会使热点温度再升高近10°C[参见本期文章"未来芯片将比以往更热"]。这或许正是我们的研究吸引了芯片产业浓厚兴趣的原因，包括应用材料、三星和台积电等公司。如果我们的工作能像目前这样持续成功，热量在CMOS及其他电子器件中将不再是一个如此沉重的约束。

1.芯片中热量的产生与传递

热量产生于晶体管以及连接它们的互连线内部，是电流遇到电阻的结果。这意味着大部分热量产生于半导体衬底表面附近。此后，根据封装架构的不同，热量要么向上穿过金属和绝缘层，要么向下通过半导体本身。接着，热量会遇到热界面材料，该材料旨在扩散热量，最终热量到达散热器、辐射器或某种液体冷却装置，由空气或流体将热量带走。

当今主流的冷却策略主要集中在散热器、风扇和辐射器的改进上。为了追求更好的冷却效果，研究人员探索了使用微流道进行液体冷却，以及利用相变材料散热。有些计算机集群甚至将服务器浸没在导热且绝缘（不导电）的液体中。

这些创新是向前迈进的关键步伐，但仍存在局限性。有些方案成本高昂，仅适用于最高性能的芯片；其他方案则对于所需完成的任务而言过于笨重（例如智能手机无法搭载传统风扇）。并且，随着我们向类似硅摩天大楼、堆叠多层芯片的架构发展，这些方案可能都不再非常有效。这类3D系统的可行性完全取决于我们从其内部每一层移除热量的能力。

核心问题在于芯片材料导热性差，导致热量被困住并集中，使得芯片内部温度飙升。在更高温度下，晶体管漏电流增加，浪费功率；它们的老化速度也会加快。

散热片允许热量横向移动，从而稀释热量并使电路冷却。但它们的位置距离热源相对较远，因此对解决这些热点问题帮助不大。我们需要一种能够在热量产生处纳米范围内存在的散热技术。这正是我们新型低温金刚石可能至关重要的地方。

2.如何制造金刚石

在我们实验室转向开发金刚石作为散热材料之前，我们一直在研究将其用作半导体。在其单晶形态（如戒指上的那种）下，它具有宽禁带和承受巨大电场的能力。单晶金刚石也提供了所有材料中记录的最高导热率之一，达到2200至2400瓦/米·开尔文——大约是铜的六倍。多晶金刚石（一种更容易制造的材料）在生长得较厚时可以接近这些数值。即使在这种形态下，其性能也优于铜。

尽管金刚石晶体管很有吸引力，但根据我在氮化镓器件研究方面的经验，我深知前路漫长。问题在于尺寸规模。有几家公司正在努力将高纯度金刚石衬底的尺寸扩大到50、75甚至100毫米，但我们能商业获取的金刚石衬底直径只有约3毫米。

氮化镓高电子迁移率晶体管是测试金刚石冷却技术的理想案例。该器件是三维结构，其关键发热部位——二维电子气——靠近器件表面。CHRIS PHILPOT

因此，我们决定尝试在大型硅片上生长金刚石薄膜，希望朝着商业规模的金刚石衬底迈进。通常，这通过甲烷和氢气在高温（900°C或更高）下反应实现。这产生的不是单晶，而是一片狭窄的柱状阵列。随着这些纳米柱长高，它们会聚结形成均匀的薄膜，但当它们形成高质量的多晶金刚石时，薄膜已经非常厚了。这种厚生长会给材料增加应力，常常导致开裂和其他问题。

但是，如果我们把这种多晶覆层用作其他器件的散热器呢？如果我们能让金刚石在距离晶体管纳米级的范围内生长，使其在垂直和横向两个方向上扩散热量，并将其与芯片中的硅、金属和电介质无缝集成，它或许能胜任这项工作。

有充分理由相信这会奏效。金刚石是电绝缘体，并且其介电常数相对较低。这意味着它的电容性能差，因此通过金刚石包裹的互连线发送的信号可能不会严重衰减。这样，金刚石可以充当一种"热介质"，即电绝缘但导热的材料。

多晶金刚石有助于降低三维芯片内部的温度。金刚石热通孔将在微米深的孔洞内生长，使得热量能够从一个芯片垂直传递到堆叠在其上方的另一个芯片中的金刚石散热层。DENNIS RICH

为了让我们的计划成功，我们必须学会用不同的方法生长金刚石。我们知道芯片内部没有空间生长厚膜。我们也知道，在生长过程初期形成的狭窄、尖锐的晶体柱横向导热性能不佳，因此我们需要从一开始就生长大晶粒的晶体，以使热量横向传递。第三个问题是，现有的金刚石薄膜无法在器件侧面形成覆层，而这对于本质上是3D的器件至关重要。但最大的障碍是生长金刚石薄膜所需的高温，这会损坏（即使不摧毁）集成电路的电路。我们必须将生长温度至少降低一半。

仅仅降低温度是行不通的。（我们试过：结果基本上得到的是烟灰，它是导电的——与所需特性相反。）我们发现，在混合气体中添加氧气有所帮助，因为它能持续蚀除掉非金刚石的碳沉积物。通过大量实验，我们找到了一种配方，能在400°C的温度下，在器件周围生成大晶粒多晶金刚石覆层，这个温度对于CMOS电路和其他器件来说是能够承受的。

3.热边界电阻

尽管我们找到了生长合适金刚石覆层的方法，但我们面临着另一个关键挑战——声子瓶颈，也称为热边界电阻。声子是热能包，类似于光子是电磁能包。具体来说，它们是晶格振动的量子化版本。这些声子会在材料边界处堆积，阻碍热流。降低热边界电阻一直是热界面工程的目标，通常通过在边界引入不同材料来实现。但半导体仅与特定材料兼容，限制了我们的选择。

最终，我们很幸运。在生长于覆盖有氮化硅的GaN上的金刚石时，我们观察到了意想不到的情况：测量到的热边界电阻远低于先前报告所预期的水平。（低热边界电阻最初由英国布里斯托大学的Martin Kuball独立测量，后来由当时在佐治亚理工学院的Samuel Graham Jr.测量，他们都是我们多篇论文的合著者和合作者。）

热支架技术将连接三维堆叠硅芯片中不同芯片层内的多晶金刚石散热层。这些热柱将穿过每个芯片的互连层和介电材料，使热量在堆叠中垂直传递。SRABANTI CHOWDHURY

通过对界面科学和工程的进一步研究，并与德克萨斯大学达拉斯分校的K.J.Cho合作，我们确定了较低热边界电阻的原因。金刚石和氮化硅界面处的相互混合导致了碳化硅的形成，它充当了声子的某种桥梁，允许更有效的热传递。尽管这最初是一项科学发现，但其技术影响是立竿见影的——有了碳化硅界面，我们的器件表现出显著改善的热性能。

4.GaN HEMT：首个测试案例

我们开始在氮化镓高电子迁移率晶体管中测试我们新型低热边界电阻金刚石覆层。这些器件通过控制其沟道内形成的二维电子气中的电流来放大射频信号。我们利用了在加州大学圣塔芭芭拉分校Umesh Mishra实验室所做的HEMT开创性研究，我曾是该校的研究生。Mishra实验室发明了一种特定形式的材料，称为N极性氮化镓。他们的N极性GaN HEMT在高频下，特别是在75至110千兆赫兹的W波段微波频谱部分，展现出卓越的功率密度。

使这些HEMT成为良好测试案例的一个决定性特征是：控制器件沟道电流流动的栅极距离晶体管的沟道只有几十纳米。这意味着热量产生于非常接近器件表面的地方，我们的金刚石覆层可能造成的任何干扰都会迅速体现在器件的工作状态中。

我们引入的金刚石层完全包围了HEMT，甚至包括侧面。通过将生长温度维持在400°C以下，我们希望保持核心器件的功能性。虽然我们确实观察到高频性能有所下降，但热效益非常显著——沟道温度显著降低了70°C。这一突破可能成为射频系统的变革性解决方案，使其能够以比以往更高的功率运行。

5.金刚石在CMOS中的应用

我们想知道我们的金刚石层是否也能用于高功率CMOS芯片。我在斯坦福大学的同事H.-S.Philip Wong和Subhasish Mitra长期倡导3D堆叠芯片架构。在CMOS计算芯片中，3D堆叠似乎是提高集成密度、改善性能并克服传统晶体管缩放限制的最可行途径。它已用于一些先进的人工智能芯片，例如AMD的MI300系列。并且在为英伟达GPU和其他AI处理器提供数据的高带宽内存芯片中也已确立。这些3D堆栈中的多层硅片主要通过微小的焊球连接，或者在一些先进情况下仅通过其铜端子连接。从这些堆栈中获取信号和电力需要垂直的铜连接线，它们穿过硅片到达芯片封装衬底。

在我们的一次讨论中，Mitra指出，3D堆叠芯片的一个关键问题是堆栈内部形成的热瓶颈。在3D架构中，用于2D芯片的传统散热器和其他技术已不足以应对。从每一层提取热量至关重要。

我们在GaN上关于热边界电阻的实验表明，类似的方法在硅上也会有效。当我们将金刚石与硅集成时，结果非常显著：形成了碳化硅中间层，使得金刚石具备了优异的热界面。

我们的努力引入了"热支架"的概念。在该方案中，纳米厚的多晶金刚石层将集成在晶体管上方的介电层内以扩散热量。这些层随后将通过由铜或更多金刚石制成的垂直热导体（称为热柱）连接。这些热柱将连接到另一个散热器，该散热器进而连接到3D堆栈中下一个芯片上的热柱，依此类推，直到热量到达散热器或其他冷却装置。

三维芯片中的计算硅层数越多，热支架技术发挥的作用就越大。对于超过五层的AI加速器芯片，若不采用热支架技术，其温度将远超常规限制。SRABANTI CHOWDHURY

在与Mitra的合作中，我们使用真实计算工作负载产生的热量进行模拟，来操作一个概念验证结构。该结构包含模拟热点的人造加热器，以及金刚石散热器和铜热柱。利用这个结构，我们将温度降低到了没有热支架时的十分之一。

仍有一些障碍需要克服。特别是，我们仍需找到一种方法使金刚石覆层的顶部达到原子级平整。但是，通过与行业合作伙伴和研究人员的合作，我们正在系统地研究这个问题以及其他科学和技术难题。我们和我们的合作伙伴认为，这项研究可能为热管理提供一条颠覆性的新路径，也是维持未来高性能计算的关键一步。

6.开发金刚石热解决方案

我们现在打算向产业集成迈进。例如，我们正与国防高级研究计划局的"Threads"项目合作，该项目旨在利用器件级热管理来开发高效率和可靠性的X波段功率放大器，其功率密度是当今器件的6到8倍。这个由Tom Kazior构思并最初运行的项目，是验证低温金刚石集成在GaN HEMT制造中应用的关键平台。它使我们能够在保护我们及合作伙伴工艺的同时，与行业团队紧密合作。国防应用要求极高的可靠性，我们的金刚石集成HEMT正在与行业合作伙伴进行严格测试。早期结果令人鼓舞，指导着我们在未来两年内与合作伙伴共同进行的生长工艺和集成技术的改进。

但我们的愿景超越了GaN HEMT，扩展到其他材料，特别是硅计算芯片。对于后者，我们与台积电建立了既有的合作关系，并且我们正通过斯坦福SystemX联盟和半导体研究公司，与应用材料、美光、三星等其他公司拓展新的合作机会。这是在otherwise激烈竞争的对手之间进行的非凡合作。但话说回来，热量是芯片制造中普遍存在的挑战，每个人都有动力去寻找最佳解决方案。

如果成功，我们的研究可能会重新定义跨行业的热管理。在我从事氮化镓器件研究的工作中，我亲眼目睹了像这样的曾经激进的想法如何过渡成为行业标准，我相信基于金刚石的散热技术将遵循同样的轨迹，成为一代不再受热量制约的电子的关键推动者。

作者：SRABANTI CHOWDHURY

编译自IEEE Spectrum

来源：https://spectrum.ieee.org/diamond-thermal-conductivity?utm_source=homepage&utm_medium=hero&utm_campaign=hero-2025-10-20&utm_content=hero1